• 女性之声——全国妇联 2019-03-18
  • 枪杀中国女留学生江玥嫌犯已认罪 或获刑7至8年 2019-03-10
  • 网友投诉扰民 绍兴环保局回复"正吃切糕呢" 2019-03-10
  • 山东11选5走势图 > 可编程逻辑 > 正文

    11选5计划软件破解版:Vivado工程经验与各种时序约束技巧分享

    2018年11月10日 10:57 ? 次阅读

    山东11选5走势图 www.iic6.com FPGA毕竟不是ASIC,对时序收敛的要求更加严格,本文主要介绍本人在工程中学习到的各种时序约束技巧。

    首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一。它提倡要在设计的早期阶段就要排除问题,越到后期时序的改善就越困难。其中HLS层次对性能的影响是最大的。

    本文将从代码风格,时序修正,工程设置等几个方面介绍本人的实践经验,希望让各位初学者快速提高,也希望FPGAer能给出宝贵建议。

    1. 代码风格

    ? ? ? ? 推荐使用Xilinx language templates的代码块,这里的代码能够综合出正确且结构简洁的电路,包括移位寄存器,乘法,复数乘法,FIR滤波器等,凡是涉及到的??榫×渴褂霉俜叫捶?。

    合理的设计代码框架。IO相关的代码、时钟管理单元尽量放在顶层,后者有助于以共享资源从而提高性能降低功耗。??榈氖涑鲎詈檬鞘褂眉拇嫫魇涑?,有助于降低路径延时帮助时序收敛。

    复位也是非常重要的问题。和ASIC不同,Xilinx FPGA的寄存器是高电平复位,支持异步复位和同步复位,但是DSP和BRAM内部的寄存器不支持异步复位。因此,官方更推荐设计采用高电平同步复位,可以降低资源的使用和功耗,有助于时序收敛。由于FPGA的初始状态是确定的(可以在定义说明中指定),为了更快地时序收敛,官方文档认为,能不用复位是最好的,尤其数据路径和移位寄存器的设计中。不过使用同步复位仍需要注意控制集不能太多的问题。关于这方面的内容,UG949第三章Control Signals and Control Sets给了详细的说明。

    数学运算使用DSP单元速度会更快一些,根据DSP的结构重组数学运算,充分利用FPGA的DSP、BRAM资源。并且能做到对代码映射的硬件资源心里有数。

    如果并不需要优先级,尽量将If语句转化为case语句。

    尽量不要使用Don't Touch这类语句。如今Vivado综合工具已经很完善了,除非代码有问题或者手动复制寄存器,否则一般不会发生电路被综合掉的现象。使用这些语句会覆盖Vivado综合设置,导致电路没有得到充分的优化,给时序收敛造成困难。

    2. 时序修正
    ??
    ? ? ? ?严格遵守Vivado开发流程,在第一次跑综合时最好是在没有任何物理约束的情况下,Vivado在越少物理约束的情况下综合出来的效果越好。查看每个阶段的时序报告,将每一阶段的时序违例控制在300ps以内,尽早消除问题。以前本人RTL Analysis阶段过了之后选择运行Implementation跳过Synthesis报告,这是不可取的行为。有时候会发现Synthesis有时序问题而在ImplementaTIon阶段反而没问题,这是因为Vivado在ImplementaTIon阶段对时序不满足的地方倾斜了更多的资源保证时序收敛。但是忽略Synthesis的时序问题会在后期顶层??榧烧加么笞试词北⒊隼?。

    下面介绍主要面对的两个时序问题的处理技巧。

    1)setup TIme 建立时间问题

    ? ? ? ?建立时间是工程设计中最常遇到的问题了。一般说来,导致建立时间违例主要有两个原因:逻辑级数太大或者扇出太大。

    打开Report TIming Summary界面查看路径延迟信息,如下图所示。

    Vivado工程经验与各种时序约束技巧分享

    Levels指的是逻辑级数logic level,一个logic level的延迟对应的是一个LUT和一个Net的延迟,对于不同的器件,不同频率的设计能容纳的logic level是不同的。假设7系列的-2速度等级250MHz的设计,电路设计的大部分levels最好不要超过8,否则会造成时序收敛困难。

    Vivado工程经验与各种时序约束技巧分享

    Logic level太大的处理方法就是重定时(Retiming)了,典型的重定时方法就是流水线,将过于冗长的组合逻辑增加寄存器进行打拍。

    High Fanout指的是扇出,同样和器件、设计频率等有关,如下图所示:

    Vivado工程经验与各种时序约束技巧分享

    降低扇出最好不要在综合设置中指定,过低的扇出限制会造成设计堵塞反而不利于时序收敛,最好的方法是根据设计中时序最差路径的扇出进行针对性的优化。如果是寄存器的输出扇出很大,可以使用max_fanout属性标记寄存器声明,也可以手动复制寄存器,具体可参考:https://blog.csdn.net/shshine/article/details/52451997

    如果不是关键时序路径,而且高扇出网络直接连接到触发器,对扇出超过25K的net插入BUFG:
    set_property CLOCK_BUFFER_TYPE BUFG [get_nets netName]

    当然,也可以在后期Implementation的物理优化设置中优化扇出。

    2)hold time 保持时间问题

    ? ? ? ?在实践中,我发现保持时间问题的问题往往是异步处理的问题。

    对于一个信号的跨时钟域问题,一般使用双寄存器法(对于慢采快的结绳法这里不讨论)。为了降低MTBF(Mean Time Between Failures,平均无障碍时间),这两个寄存器最好位于同一个slice中??梢允褂胻cl语言指定,如:
    set_property ASYNC_REG TRUE [get_cells [list sync0_reg sync1_reg]]

    也可以直接在代码中指定:
    (* ASYNC_REG = "TRUE" *) (* keep = "true" *)reg sync0_reg, sysnc1_reg;

    也可以参考代码模板使用XPM模板进行处理。

    多个信号一般是使用FIFO或者握手的方法,这里不再赘述原理。同步CDC处理比较复杂,本人打算之后另外写一篇文章详细讲述。

    3. 工程设置

    ? ? ? ? Vivado综合实现本质是时序驱动的,和ISE不同,因此再也没有ISE那种用随机种子综合实现满足时序收敛的工具。不过Vivado在布局布线方面提供了几种不同的策略(directive),通过不同策略的组合可以产生上千种不同的布局布线结果,还可以使用tcl钩子脚本自定义布局布线过程,足以满足需求。而且,Vivado可支持同时运行多个Implementation,这为这种设计时间换取性能的方法提供了工具上的便利。

    Implementation里Post-place Phys Opt Design和Post-route Phys Opt Design是没有使能的。工程后期使能这两个配置也能在一定程度上改善时序收敛。

    FPGA工程师的工作不只是将电路功能实现,由于器件和工具不是理想的,所以还需要研究器件特性和工具的局限,尤其是在如今算法结构越来越成熟的背景下,不断被工具折磨,也许这也是FPGA工程师的悲哀吧。

    技术专区

    下载发烧友APP

    打造属于您的人脉电子圈

    关注电子发烧友微信

    有趣有料的资讯及技术干货

    关注发烧友课堂

    锁定最新课程活动及技术直播
    收藏 人收藏
    分享:

    评论

    相关推荐

    Vivado下的仿真详细过程

    本文通过一个简单的例子,介绍Vivado 下的仿真过程。主要参考了miz702的教程,同时也参考了X...

    发表于 2018-11-10 10:53 ? 0次阅读
    Vivado下的仿真详细过程

    基于Vivado HLS的计算机视觉开发

    OPENCV(Open Source Computer Vision)被广泛的使用在计算机视觉开发上...

    发表于 2018-11-10 10:47 ? 2次阅读
    基于Vivado HLS的计算机视觉开发

    DSP是什么

    DSP(digital signal processor)是一种独特的微处理器,是以数字信号来处理大...

    发表于 2018-11-10 09:45 ? 18次阅读
    DSP是什么

    dsp能代替功放吗

    DSP是数字信号处理的意思,功放是功率放大的意思,两者不同的,没有办法代替;市面上有些DSP带功放产...

    发表于 2018-11-10 09:45 ? 12次阅读
    dsp能代替功放吗

    以CMOS技术实现的微型化毫米波传感器

    发表于 2018-11-09 16:15 ? 15次阅读
    以CMOS技术实现的微型化毫米波传感器

    基于FPGA的数字脉冲压缩系统实现

    发表于 2018-11-09 15:53 ? 16次阅读
    基于FPGA的数字脉冲压缩系统实现

    基于FPGA的数字脉冲压缩系统实现

    发表于 2018-11-09 15:53 ? 16次阅读
    基于FPGA的数字脉冲压缩系统实现

    请问哪里有FPGA编译工具XILINX2016版本的下载链接?

    发表于 2018-11-09 15:35 ? 16次阅读
    请问哪里有FPGA编译工具XILINX2016版本的下载链接?

    环形振荡器测量不同位置的FPGA温度

    发表于 2018-11-09 14:10 ? 20次阅读
    环形振荡器测量不同位置的FPGA温度

    在设备视图中单击网络分配路由模式不存在

    发表于 2018-11-09 11:50 ? 21次阅读
    在设备视图中单击网络分配路由模式不存在

    基于FPGA的等位移多点采样原理

    发表于 2018-11-09 11:00 ? 16次阅读
    基于FPGA的等位移多点采样原理

    可编程模拟IC集可编程和模拟于一身

    对于工程师而言,设计、评估和调试带有模拟输入/输出(I/O)接口的混合信号电路始终面临巨大挑战。真实...

    发表于 2018-11-09 10:15 ? 77次阅读
    可编程模拟IC集可编程和模拟于一身

    英特尔收购阿尔特拉 利用14nm工艺制造FPGA

    美国阿尔特拉公司(Altera)发布了预定于2015年底供应样品的高端FPGA“Stratix 10...

    发表于 2018-11-09 09:51 ? 75次阅读
    英特尔收购阿尔特拉 利用14nm工艺制造FPGA

    请问AD9957的SNR和ENOB如何测试

    发表于 2018-11-09 09:34 ? 37次阅读
    请问AD9957的SNR和ENOB如何测试

    想要产生一个BPSK的调制信号,载波900MHz,基带用FPGA产生,建议用什么DDS芯片呢?

    发表于 2018-11-09 09:15 ? 29次阅读
    想要产生一个BPSK的调制信号,载波900MHz,基带用FPGA产生,建议用什么DDS芯片呢?

    AD9914开电时偶尔频谱底噪高

    发表于 2018-11-09 09:09 ? 35次阅读
    AD9914开电时偶尔频谱底噪高

    一文弄懂电能质量分析仪的功能特点及应用领域

    电能质量通常指的是电压、电流、供电用电方面的质量。而电能质量分析仪,也就是对这方面进行一个分析与检测...

    发表于 2018-11-08 15:21 ? 43次阅读
    一文弄懂电能质量分析仪的功能特点及应用领域

    简单介绍实时频谱分析仪

    所谓实时频谱分析仪(实时频谱仪)就是指能实时显示信号在某一时刻的频率成分及相应幅度的分析仪。实时频谱...

    发表于 2018-11-08 14:27 ? 50次阅读
    简单介绍实时频谱分析仪

    赛灵思对迈络思发起收购要约 或将以每股100美元...

    赛灵思市值达220亿美元以上,该公司在此前的半导体行业并购大潮中基本上保持静观立场。市场此前推测,一...

    发表于 2018-11-08 10:23 ? 68次阅读
    赛灵思对迈络思发起收购要约 或将以每股100美元...

    基于FPGA采样技术的等效时间采样原理剖析

    在现代电子测量、通讯系统以及生物医学等领域,经常涉及对宽带模拟信号进行数据采集和存储,以便计算机进一...

    发表于 2018-11-08 09:56 ? 63次阅读
    基于FPGA采样技术的等效时间采样原理剖析

    赛灵思采用台积电16nm技术的FPGA获大单

    赛灵思(Xilinx)昨(1)日宣布,旗下采用台积电最新16纳米制程的最新可编程逻辑芯片(FPGA)...

    发表于 2018-11-08 09:41 ? 83次阅读
    赛灵思采用台积电16nm技术的FPGA获大单

    使用英特尔高级综合的英特尔FPGA上的实时图像处...

    了解使用高级综合的英特尔?FPGA上的实时图像处理。

    发表于 2018-11-08 06:26 ? 42次阅读
    使用英特尔高级综合的英特尔FPGA上的实时图像处...

    高云半导体推用于可穿戴设备的FPGA芯片

    中国广州,2018年10月29日,国内领先的可编程逻辑器件供应商广东高云半导体科技股份有限公司(以下...

    发表于 2018-11-07 10:00 ? 264次阅读
    高云半导体推用于可穿戴设备的FPGA芯片

    浅析单片机、ARM、FPGA 、嵌入式的特点

    自带廉价的程序存储器(FLASH)和非易失的数据存储器(EEPROM)。这些存储器可多次电擦写,使程...

    发表于 2018-11-07 09:54 ? 250次阅读
    浅析单片机、ARM、FPGA 、嵌入式的特点

    FPGA将成为英特尔进入微软AI市场迟到的船票

    长远来看,英特尔豪赌167亿美元收购FPGA制造商Altera的举动是一笔好买卖。现在,FPGA已经...

    发表于 2018-11-07 09:31 ? 129次阅读
    FPGA将成为英特尔进入微软AI市场迟到的船票

    华为与赛灵思联合发布了FX系列FPGA加速卡,提...

    随着IT和人工智能技术快速发展,寻找高能效比的数据中心加速方案至关重要?;谌樗伎⒄呗厶成嫌肴?..

    发表于 2018-11-07 09:29 ? 330次阅读
    华为与赛灵思联合发布了FX系列FPGA加速卡,提...

    可重配置加速堆栈的目标应用是超大型数据中心和FP...

    机器学习、大数据分析、实时视频流处理等计算密集型应用不断涌现,云计算的应用范围也不断扩展,通过增加C...

    发表于 2018-11-07 09:22 ? 55次阅读
    可重配置加速堆栈的目标应用是超大型数据中心和FP...

    Achronix的的全新Accelerator-...

    Achronix Semiconductor公司(Achronix Semiconductor Co...

    发表于 2018-11-06 17:28 ? 107次阅读
    Achronix的的全新Accelerator-...

    要想玩转FPGA 就必须要学会如何利用这些单元...

    FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在...

    发表于 2018-11-06 17:20 ? 88次阅读
    要想玩转FPGA  就必须要学会如何利用这些单元...

    赛灵思正进行着平台战略转型

    赛灵思首席执行官Victor Peng表示,得益于5G网络、数据中心及汽车等业务需求带动FPGA的出...

    发表于 2018-11-06 17:16 ? 792次阅读
    赛灵思正进行着平台战略转型

    深入探讨基于SYSTEM C的FPGA设计

    随着VLSI的集成度越来越高,设计也越趋复杂。一个系统的设计往往不仅需要硬件设计人员的参与,也需要有...

    发表于 2018-11-06 17:07 ? 202次阅读
    深入探讨基于SYSTEM C的FPGA设计

    FPGA将为未来云端芯片市场贡献20亿美元

    多方资料显示,FPGA将在云端数据中心业务发挥突出的作用。据某数据调研报告预计,未来云端芯片的空间2...

    发表于 2018-11-06 16:55 ? 419次阅读
    FPGA将为未来云端芯片市场贡献20亿美元

    利用FPGA实现旋转开关信号到PC/AT键码转换...

    在专用电路设计中,为了方便操作与控制,要对电路设计提出各种具体要求。

    发表于 2018-11-06 16:07 ? 199次阅读
    利用FPGA实现旋转开关信号到PC/AT键码转换...

    关于DSP与FPGA两大市场的发展浅析

    随着模拟IC市场中众多垂直细分行业的飞速发展,传统DSP器件遭遇了各种替代性信号处理平台的竞争,FP...

    发表于 2018-11-05 17:53 ? 135次阅读
    关于DSP与FPGA两大市场的发展浅析

    目前市场AI芯片几乎都是以现成的CPU、GPU、...

    人工智能(AI)市场持续升温,但产业对于这些系统应如何建构仍十分分歧,大型科技公司动辄投入数十亿美元...

    发表于 2018-11-05 17:48 ? 137次阅读
    目前市场AI芯片几乎都是以现成的CPU、GPU、...

    基于FPGA的SPI Master Interf...

    依据SPI同步串行接口的通信协议, 设计一个可配置的、高度灵活的SPI Master ???,以满足正...

    发表于 2018-11-05 17:42 ? 215次阅读
    基于FPGA的SPI Master Interf...

    FPGA在实现自动驾驶过程中的应用

    作为汽车从传统功能车向智能车升级的一项过渡技术,ADAS随着汽车电子的快速发展,以及相关安全标准和消...

    发表于 2018-11-05 17:34 ? 474次阅读
    FPGA在实现自动驾驶过程中的应用

    Speedcore eFPGA IP在异构汽车数...

    汽车网络中预期的分布式计算架构将是异构的,需要从网络控制到利用深度学习节点的并行对象识别的混合计算资...

    发表于 2018-11-05 16:28 ? 179次阅读
    Speedcore eFPGA IP在异构汽车数...

    借助Vivado来学习FPGA的各种配置模式

    单片机是基于FLASH结构的,所以单片机上电直接从本地FLASH中运行。但SRAM 架构的FPGA是...

    发表于 2018-11-05 15:12 ? 242次阅读
    借助Vivado来学习FPGA的各种配置模式

    为什么大量的人会觉得FPGA难学?

    FPGA内部主要三块:可编程的逻辑单元、可编程的连线和可编程的IO?????杀喑痰穆呒ピ鞘裁??其基...

    发表于 2018-11-05 11:11 ? 375次阅读
    为什么大量的人会觉得FPGA难学?

    Zybo Board开发Digilent升级和项...

    由于 Digilent 提供的 git 版本的 Zybo board 配置文件 会因为 Xilinx...

    发表于 2018-11-04 10:43 ? 51次阅读
    Zybo Board开发Digilent升级和项...

    采用FPGA芯片实现了高精度脉宽测量的方式浅析

    测量领域以及仪表仪器领域中,对数字信号的测量主要便是对其信号脉冲宽度进行测量。目前使用最多的方式便是...

    发表于 2018-11-03 11:12 ? 84次阅读
    采用FPGA芯片实现了高精度脉宽测量的方式浅析

    FPGA业者营收攀升 带动庞大的LTE设备购置及...

    东亚地区长程演进计划(LTE)设备需求,驱动现场可编程闸阵列(FPGA)业者营收攀升。2014年中国...

    发表于 2018-11-03 11:05 ? 76次阅读
    FPGA业者营收攀升 带动庞大的LTE设备购置及...

    FPGA让自动驾驶开发更具灵活性

    作为汽车从传统功能车向智能车升级的一项过渡技术,ADAS随着汽车电子的快速发展,以及相关安全标准和消...

    发表于 2018-11-03 09:49 ? 275次阅读
    FPGA让自动驾驶开发更具灵活性

    单片机、ARM、DSP与CPU之间的关系大揭秘

    你知道单片机、ARM、DSP都是CPU吗,它们之间又有什么不同,小编进行了整理和编辑。

    发表于 2018-11-02 17:38 ? 411次阅读
    单片机、ARM、DSP与CPU之间的关系大揭秘

    在低功率DSP密集型系统设计中应对DSP挑战的F...

    对于高速的DSP密集型系统设计,降低功率变得越来越重要。例如,在通信系统中,通信必须以周期猝发方式来...

    发表于 2018-11-02 16:37 ? 220次阅读
    在低功率DSP密集型系统设计中应对DSP挑战的F...

    如何针对FPGA或微处理器配置各种电压输出跟踪和...

    为给DSP、ASIC、FPGA和微处理器的负载点供电而引起的电压输入轨数目的增多使得电源设计更加具有...

    发表于 2018-11-02 16:27 ? 338次阅读
    如何针对FPGA或微处理器配置各种电压输出跟踪和...

    赛灵思从FPGA走向ACAP 从器件到平台的新征...

    赛灵思(Xilinx)公布2019财年第二季度财报,财报显示该公司实现季度性收入7.46亿美元,比去...

    发表于 2018-11-02 15:28 ? 907次阅读
    赛灵思从FPGA走向ACAP 从器件到平台的新征...

    FPGA将在云端数据中心业务发挥突出的作用

    上海安路信息科技有限公司(以下简称“安路科技”)市场与应用部副总经理陈利光告诉记者:“FPGA已经在...

    发表于 2018-11-01 16:47 ? 570次阅读
    FPGA将在云端数据中心业务发挥突出的作用

    GPU/FPGA/ASIC/类脑芯片大比拼 四种...

    2017年,“人工智能”俨然已经成为所有媒体的头条热点,在媒体和资本的推动下,AI以迅雷不及掩耳之势...

    发表于 2018-11-01 16:40 ? 281次阅读
    GPU/FPGA/ASIC/类脑芯片大比拼 四种...

    莱迪思推出iCE40Ultra FPGA产品系列...

    随着移动设备的普及化、多样化,消费者对其功能要求也越来越挑剔,而设备中主控芯片无法完成的新功能,需要...

    发表于 2018-10-31 17:33 ? 356次阅读
    莱迪思推出iCE40Ultra FPGA产品系列...

    关于高速ADC和DAC与FPGA的配合使用浅析

    许多数字处理系统都会使用FPGA,原因是FPGA有大量的专用DSP以及block RAM资源,可以用...

    发表于 2018-10-31 17:24 ? 127次阅读
    关于高速ADC和DAC与FPGA的配合使用浅析

    FPGA时序的基本概念,RTL项目的设计探索

    尽管工程师们很清楚已有 FPGA 工具的参数设置,但是很多时候并没有完全把这些设置的功能发挥出来。一...

    发表于 2018-10-31 15:21 ? 332次阅读
    FPGA时序的基本概念,RTL项目的设计探索

    数字图像是怎么通过模拟转为数字的?

    还记得数字电路上对应的实验都是VHDL的实验吗?数字电路告诉我们各种数字逻辑:非或与异。这些逻辑让我...

    发表于 2018-10-31 15:18 ? 254次阅读
    数字图像是怎么通过模拟转为数字的?

    AI芯片的过去和未来,看这篇文章就够了

    相信你一定还记得击败了李世石和柯洁的谷歌阿尔法狗(AlphaGo),那你知道驱动AlphaGo的是什...

    发表于 2018-10-31 13:56 ? 523次阅读
    AI芯片的过去和未来,看这篇文章就够了

    基于FPGA的短波通信接收机及其具体实现方案详解

    短波通信又称高频通信,是利用HF波段(3-30MHz)电磁波进行的无线电通信。短波通信主要靠天波传播...

    发表于 2018-10-30 17:38 ? 90次阅读
    基于FPGA的短波通信接收机及其具体实现方案详解

    基于Cyclone IV GX系列的FPGA的P...

    PCI Express(PCIe)是一种高性能互连协议,可应用于网络适配、图形加速、服务器、大数据传...

    发表于 2018-10-30 17:18 ? 107次阅读
    基于Cyclone IV GX系列的FPGA的P...

    基于FPGA的心音采集系统

    本采集系统框图如图1所示,该系统由心音传感器、信号预处理电路、A/D转换电路以及PC等构成。其中,信...

    发表于 2018-10-30 10:32 ? 356次阅读
    基于FPGA的心音采集系统

    FPGA从电子设计的外围器件逐渐演变为数字系统的...

    作为一种可编程逻辑器件,FPGA在二十多年的发展历程中,从电子设计的外围器件逐渐演变为数字系统的核心...

    发表于 2018-10-29 17:54 ? 651次阅读
    FPGA从电子设计的外围器件逐渐演变为数字系统的...

    FPGA的独特性与灵活性在智能化连接领域中扮演着...

    例如在体育赛事和电脑游戏活动直播不断风靡的推动下,4K视频和H.265编码算法迎来大发展,传统CPU...

    发表于 2018-10-29 17:48 ? 146次阅读
    FPGA的独特性与灵活性在智能化连接领域中扮演着...

    高云半导体推出小封装、超低功耗的GW1NZ系列F...

    国内领先的可编程逻辑器件供应商广东高云半导体科技股份有限公司(以下简称:高云半导体),宣布推出小封装...

    发表于 2018-10-29 16:05 ? 730次阅读
    高云半导体推出小封装、超低功耗的GW1NZ系列F...

    一文了解dsp数字信号处理器

    DSP,也就是数字信号处理器英文的缩写,是一种能够提供实时处理信号的微处理器。在一般的家用电脑当中也...

    发表于 2018-10-29 14:46 ? 109次阅读
    一文了解dsp数字信号处理器

    简单介绍数字信号处理器的特点

    对于从事电子信息行业的人员,都应该接触以及了解过数字信号处理器。关于数字信号处理器简称为DSP,属于...

    发表于 2018-10-29 11:26 ? 92次阅读
    简单介绍数字信号处理器的特点

    解答数字信号处理学什么

    关于数字信号处理这门学科,书面上是这样介绍的:将事物的运动变化转换为一系列数字,并用计算的方法从中提...

    发表于 2018-10-29 08:59 ? 73次阅读
    解答数字信号处理学什么

    Altera发布MAX 10:业界首款多功能、低...

    一直以来,FPGA可编程器件都主要应用在通讯设备或工业控制等较为专业的应用领域,但随着不同行业使用需...

    发表于 2018-10-28 11:53 ? 201次阅读
    Altera发布MAX 10:业界首款多功能、低...

    使用安全FPGA器件可以?;び糜谖锪男翫SP...

    对于基于数字信号处理器(DSP)的设计,如果DSP没有足够的安全能力,便特别容易受到入侵。在许多应用...

    发表于 2018-10-28 11:44 ? 63次阅读
    使用安全FPGA器件可以?;び糜谖锪男翫SP...

    为什么俄罗斯没有高端芯片 却能造出一流武器

    为什么俄罗斯没有高端芯片,却能造出一流武器?

    发表于 2018-10-27 10:56 ? 1510次阅读
    为什么俄罗斯没有高端芯片  却能造出一流武器

    赛灵思推出能提供FPGA设计工具和IP的ISE设...

    赛灵思公司推出ISE设计套件11.1版本(ISE Design Suite 11.1)。这一FPGA...

    发表于 2018-10-27 08:22 ? 727次阅读
    赛灵思推出能提供FPGA设计工具和IP的ISE设...

    基于FPGA的ADS8341控制器设计

    由图1可以看出,ADS8341完成一次转换需要24个DCLK时钟,其中在前8个时钟的上升沿,DIN控...

    发表于 2018-10-26 14:50 ? 436次阅读
    基于FPGA的ADS8341控制器设计

    Versal能否让赛灵思开启涅槃之旅?

    先来看其硬件。赛灵思产品及技术营销高级技术总监Kirk Saban指出,异构计算平台必须要有多个不同...

    发表于 2018-10-26 14:34 ? 1073次阅读
    Versal能否让赛灵思开启涅槃之旅?

    TMS320VC5506 TMS320VC550...

    TMS320VC5506定点数字信号处理器(DSP)基于TMS320C55x DSP生成CPU处理器内核。 C55x™DSP架构通过增加并行性和全面关注降低功耗来实现高性能和低功耗。 CPU支持内部总线结构,该结构由一个程序总线,三个数据读总线,两个数据写总线以及专用于外设和DMA活动的附加总线组成。这些总线能够在一个周期内执行最多三次数据读取和两次数据写入。并行地,DMA控制器每个周期最多可以执行两次数据传输,与CPU活动无关。 C55x CPU提供两个乘法累加(MAC)单元,每个单元能够支持17位x 17-单个循环中的位乘法。额外的16位ALU支持中央40位算术/逻辑单元(ALU)。 ALU的使用受指令集控制,提供优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元(AU)和数据单元(DU)中进行管理。 C55x DSP代支持可变字节宽度指令集,以提高代码密度。指令单元(IU)从内部或外部存储器执行32位程序提取,并为程序单元(PU)排队指令。程序单元解码指令,将任务指向AU和DU资源,并管理完全受?;さ墓艿?。预测分支功能可避免执行条件指令时的管道冲洗。 5506上的128...

    发表于 2018-10-17 14:24 ? 0次阅读
    TMS320VC5506 TMS320VC550...

    TMS320C6747 定点/浮点数字信号处理器

    TMS320C6745 /6747器件是一款基于TMS320C674x DSP内核的低功耗数字信号处理器。它的功耗显着低于TMS320C6000 DSP平台的其他成员。 TMS320C6745 /6747器件使原始设备制造商(OEM)和原始设计制造商(ODM)能够快速推出市场上的设备。高处理性能。 TMS320C6745 /6747 DSP内核采用基于缓存的两级架构。 1级程序高速缓存(L1P)是32 KB直接映射高速缓存,1级数据高速缓存(L1D)是32 KB双向组关联高速缓存。 2级程序高速缓存(L2P)由256 KB内存空间组成,在程序和数据空间之间共享。 L2内存可以配置为映射内存,缓存或两者的组合。虽然系统中的其他主机可以访问DSP L2,但是其他主机可以使用额外的128KB RAM共享内存(仅限TMS320C6747),而不会影响DSP性能。 外设集包括:带管理数据输入/输出(MDIO)??榈?0/100 Mbps以太网MAC(EMAC);两个I 2 C总线接口; 3个多通道音频串行端口(McASP),带有16/9串行器和FIFO缓冲器;两个64位通用定时器,每个都可配置(一个可配置为看门狗);可配置的16位主机端口接口(HPI)[仅限TMS3...

    发表于 2018-10-17 14:20 ? 6次阅读
    TMS320C6747 定点/浮点数字信号处理器

    TMS320C6746 TMS320C6746 ...

    TMS320C6746定点和浮点DSP是一款低功耗应用处理器,该处理器基于C674x DSP内核。该DSP与其他TMS320C6000™平台DSP相比,功耗要小很多。 凭借这款器件,原始设备制造商(OEM)和原始设计制造商(ODM)能够充分利用全集成混合处理器解决方案的灵活性,迅速将兼用稳健操作系统,丰富用户接口和高处理器性能的器件推向市场。 该器件的DSP内核采用基于2级缓存的架构。第1级程序缓存(L1P)是一个 32KB的直接映射缓存,第1级数据缓存(L1D)是一个32KB的2路组相连缓存。第2级程序缓存(L2P)包含256KB的存储空间,由程序空间和数据空间共享.L2存储器可配置为映射存储器,缓存或二者的组合。系统内的其他主机可以访问DSP L2。 外设集包括:1个具有管理数据输入/输出??椋∕DIO)的10Mbps /100Mbps以太网介质访问控制器(EMAC); 1个USB2.0 OTG接口; 2个I 2 C总线接口; 1个具有16个串行器和FIFO缓冲器的多通道音频串行端口(McASP) ); 2个具有FIFO缓冲器的多通道缓冲串行端口(McBSP); 2个可配置的64位通用定时器(其中一个可配置...

    发表于 2018-10-15 17:06 ? 14次阅读
    TMS320C6746 TMS320C6746 ...

    OMAP-L138 OMAP-L138 Data...

    OMAP-L138 C6000 DSP+ARM 处理器 是一款低功耗 应用 处理器,该处理器基于 ARM926EJ-S 和 C674x DSP 内核。该处理器 与其他 TMS320C6000™ 平台 DSP 相比,功耗要小很多。 凭借这款器件,原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够充分利用全集成混合处理器解决方案的灵活性,迅速将兼具稳健操作系统、丰富用户接口和高处理器性能的器件推向市场。 此器件采用双内核架构(包括一个高性能的 TMS320C674x DSP 内核和一个 ARM926EJ-S 内核),实现了 DSP 与精简指令集计算机 (RISC) 技术二者优势的完美融合。 ARM926EJ-S 是一款 32 位 RISC 处理器内核,可执行 32 位或 16 位指令和处理 32 位、16 位或 8 位数据。该内核采用流水线结构,因此处理器和存储器系统的所有部件能够连续运行。 ARM9 内核配有协处理器 15 (CP15)、?;つ?橐约熬哂幸潮砘撼迩氖莺统绦虼娲⑵鞴芾淼ピ?(MMU)。ARM9 内核配有独立的 16KB 指令缓存和 16KB 数据缓存。这两个缓存均与虚拟索引虚拟标签 (VIVT) 4 路相连。ARM9 内核还配...

    发表于 2018-10-15 17:04 ? 17次阅读
    OMAP-L138 OMAP-L138 Data...

    TMS320C6748 TMS320C6748 ...

    TMS320C6748 定点和浮点 DSP 是一款低功耗 应用 处理器,该处理器基于 C674x DSP 内核。该DSP 与其他 TMS320C6000™ 平台 DSP 相比,功耗要小很多。 凭借这款器件,原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够充分利用全集成混合处理器解决方案的灵活性,迅速将兼具稳健操作系统、丰富用户接口和高处理器性能的器件推向市场。 该器件的 DSP 内核采用基于 2 级缓存的架构。第 1 级程序缓存 (L1P) 是一个 32KB 的直接映射缓存,第 1 级数据缓存 (L1D) 是一个 32KB 的 2 路组相连缓存。第 2 级程序缓存 (L2P) 包含 256KB 的存储空间,由程序空间和数据空间共享。L2 存储器可配置为映射存储器、缓存或二者的组合。尽管系统内的其他主机可访问 DSP L2,但还是额外提供了一个 128KB 的 RAM 共享存储器给其他主机使用,从而避免对 DSP 性能产生影响。 对于支持安全功能的器件,TI 的基本安全启动可为用户?;ぷ灾髦恫ú⒎乐雇獠渴堤逍薷挠没Э⒌乃惴?。该安全启动流程从一个基于硬件的“信任根”开始,确保代码从一个已知安全的位置开始...

    发表于 2018-10-15 16:19 ? 6次阅读
    TMS320C6748 TMS320C6748 ...

    TMS320C6720 TMS320C6727B...

    The TMS320C672x is the next generation of Texas Instruments' C67x generation of high-performance 32-/64-bit floating-point digital signal processors. The TMS320C672x includes the TMS320C6727B, TMS320C6726B, TMS320C6722B, and TMS320C6720 devices.(1) Enhanced C67x+ CPU. The C67x+ CPU is an enhanced version of the C67x CPU used on the C671x DSPs. It is compatible with the C67x CPU but offers significant improvements in speed, code density, and floating-point performance per clock cycle. At 350 MHz, the CPU is capable of a maximum performance of 2800 MIPS/2100 MFLOPS by executing up to eight instructions (six of which are floating-point instructions) in parallel each cycle. The CPU natively supports 32-bit fixed-point, 32-bit single-precision floating-point, and 64-bit double-precision floating-point arithmetic. Efficient Memory System. The memory controller maps the la...

    发表于 2018-10-15 16:17 ? 18次阅读
    TMS320C6720 TMS320C6727B...

    TMS320C6727B TMS320C6727...

    The TMS320C672x is the next generation of Texas Instruments' C67x generation of high-performance 32-/64-bit floating-point digital signal processors. The TMS320C672x includes the TMS320C6727B, TMS320C6726B, TMS320C6722B, and TMS320C6720 devices.(1) Enhanced C67x+ CPU. The C67x+ CPU is an enhanced version of the C67x CPU used on the C671x DSPs. It is compatible with the C67x CPU but offers significant improvements in speed, code density, and floating-point performance per clock cycle. At 350 MHz, the CPU is capable of a maximum performance of 2800 MIPS/2100 MFLOPS by executing up to eight instructions (six of which are floating-point instructions) in parallel each cycle. The CPU natively supports 32-bit fixed-point, 32-bit single-precision floating-point, and 64-bit double-precision floating-point arithmetic. Efficient Memory System. The memory controller maps the la...

    发表于 2018-10-15 11:08 ? 2次阅读
    TMS320C6727B TMS320C6727...

    SM320C6415-EP 增强型产品定点数字信...

    TMS320C64x ?? DSP(包括SM320C6414-EP,SM320C6415-EP和SM320C6416-EP器件)是TMS320C6000中性能最高的定点DSP产品。 DSP平台。 SM320C64x ?? (C64x ??)设备是基于第二代高性能,先进的VelociTI ??德州仪器(TI)开发的超长指令字(VLIW)架构(VelociTI.2 ??),使这些DSP成为多通道和多功能应用的绝佳选择。 C64x ??是C6000的代码兼容成员?? DSP平台。 C64x器件在500 MHz时钟频率下具有高达4000万条指令/秒(MIPS)的性能,可为高性能DSP编程挑战提供经济高效的解决方案。 C64x DSP具有高速控制器的操作灵活性和阵列处理器的数字功能。 C64x DSP内核处理器有64个32位字长的通用寄存器和8个高度独立的功能单元?? 2个乘法器用于32位结果和6个算术逻辑单元(ALU)??使用VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新指令,以加速关键应用程序的性能并扩展VelociTI架构的并行性。 C64x每周期可产生4个32位乘法累加(MAC),总计每秒2400万MAC(MMACS),或每周期8个8位MAC,总计4800 MMACS。 C64x DSP还具有特定于应...

    发表于 2018-10-15 11:06 ? 0次阅读
    SM320C6415-EP 增强型产品定点数字信...

    SMJ320C6701-SP 抗辐射V类浮点数字...

    SMJ320C67x DSP是SMJ320C6000平台中的浮点DSP系列。 SMJ320C6701('C6701)器件基于德州仪器(TI)开发的高性能,先进的VelociTI超长指令字(VLIW)架构,使该DSP成为多通道和多功能应用的绝佳选择。凭借在140 MHz时钟频率下高达1千兆位每秒浮点运算(GFLOPS)的性能,'C6701为高性能DSP编程挑战提供了经济高效的解决方案。 'C6701 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供四个浮点/定点ALU,两个定点ALU和两个浮点/定点乘法器。 'C6701每周期可以产生两个乘法累加(MAC),总计每秒3.34亿MAC(MMACS)。 'C6701 DSP还具有专用硬件逻辑,片上存储器和额外的片上外设。 'C6701包含大量片上存储器,具有强大而多样的设置外围设备。程序存储器由64K字节块组成,用户可配置为高速缓存或存储器映射程序空间。数据存储器由两个32K字节的RAM块组成。外设集包括两个多通道缓冲串行端口(McBSP),两个通用定时器,一个主机端口接口(HPI)和...

    发表于 2018-10-09 15:12 ? 15次阅读
    SMJ320C6701-SP 抗辐射V类浮点数字...

    TMS320VC5409A定点c

    TMS320VC5409A定点数字信号处理器(DSP)(以下简称5409A除非另有说明)基于先进的改进型哈佛架构,有一个程序存储器总线和三个数据存储器总线。该处理器提供具有高度并行性的算术逻辑单元(ALU),专用硬件逻辑,片上存储器和其他片上外设。该DSP的操作灵活性和速度的基础是高度专业化的指令集。 独立的程序和数据空间允许同时访问程序指令和数据,提供高度的并行性??梢栽诘ジ鲋芷谥兄葱辛礁龆敛僮骱鸵桓鲂床僮?。具有并行存储和特定于应用程序的指令的指令可以充分利用该架构。此外,数据可以在数据和程序空间之间传输。这种并行性支持一组强大的算术,逻辑和位操作操作,这些操作都可以在一个机器周期中执行。 5409A还包括管理中断的控制机制, 特性 具有三个独立的16位数据存储器总线和一个程序存储器总线的高级多总线架构 40位算术逻辑单元(ALU)包括一个40位桶形移位器和两个独立的40位累加器 17- \ xD7 17位并行乘法器耦合到一个40位专用加法器,用于非流水线单周期乘法/累积(MAC)操作 比较,选择和存储单位(CSSU)以进行...

    发表于 2018-10-09 11:40 ? 0次阅读
    TMS320VC5409A定点c

    SM320VC5510A-EP 增强型产品定点数...

    The 320VC5510 (5510) fixed-point digital signal processor (DSP) is based on the TMS320C55x DSP generation CPU processor core. The C55x? DSP architecture achieves high performance and low power through increased parallelism and total focus on reduction in power dissipation. The CPU supports an internal bus structure composed of one program bus, three data-read buses, two-data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to three data reads and two data writes in a single cycle. In parallel, the DMA controller can perform up to two data transfers per cycle independent of the CPU activity. The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit multiplication in a single cycle. A central 40-bit arithmetic/logic unit (ALU) is supported by an additional 16-bit ALU. Use of the ALUs is under instruc...

    发表于 2018-10-09 11:37 ? 4次阅读
    SM320VC5510A-EP 增强型产品定点数...

    SM320C6712D-EP 增强型产品浮点 D...

    320C67x ?? DSP(包括SM320C6712-EP,SM320C6712C-EP,SM320C6712D-EP器件)是浮动的成员TMS320C6000中的点DSP系列?? DSP平台。 C6712,C6712C和C6712D器件基于德州仪器(TI)开发的高性能,先进的超长指令字(VLIW)架构,使这些DSP成为多通道和多功能应用的绝佳选择。 p> C6712C /C6712D器件在时钟频率为167 MHz时性能高达10亿次浮点运算(MFLOPS),是C6000中成本最低的DSP? DSP平台。 C6712C /C6712D DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供四个浮点/定点ALU,两个定点ALU和两个浮点/定点乘法器。 C6712C /C6712D每个周期可以产生两个MAC,总计300 MMACS。 C6712在时钟频率为100 MHz时性能高达6亿次每秒浮点运算(MFLOPS)。该器件还为高性能DSP编程挑战提供了经济高效的解决方案。 C6712 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个...

    发表于 2018-10-09 10:35 ? 27次阅读
    SM320C6712D-EP 增强型产品浮点 D...

    SM320C6711D-EP 增强型产品浮点 D...

    320C67x ?? DSP(包括SM320C6711-EP,SM320C6711B-EP,SM320C6711C-EP,SM320C6711D-EP器件)撰写TMS320C6000中的浮点DSP系列?? DSP平台。 C6711,C6711B,C6711C和C6711D器件基于德州仪器(TI)开发的高性能,先进的超长指令字(VLIW)架构,使这些DSP成为多通道和多功能应用的绝佳选择。 C6711 /C6711B器件的时钟频率为150 MHz,性能高达每秒9亿次浮点运算(MFLOPS),可为高性能DSP编程挑战提供经济高效的解决方案。 C6711 /C6711B DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供四个浮点/定点ALU,两个定点ALU和两个浮点/定点乘法器。 C6711 /C6711B每个周期可以产生两个MAC,总计300 MMACS。 在200 MHz或1350 MFLOPS的时钟频率下,每秒浮点运算高达12亿次(MFLOPS) C6711C /C6711D器件的时钟频率为250 MHz(适用于6711D),还为高性能DSP编程挑战提供了经济高效的解决方案。 C6711C /C6711D DSP还具有高速...

    发表于 2018-10-09 10:33 ? 0次阅读
    SM320C6711D-EP 增强型产品浮点 D...

    AM5706 Sitara 处理器:成本经优化的...

    AM570x Sitara ARM应用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM570x器件通过其极具有活性的全集成混合处理器解决方案,可实现较高的处理性能。此外,这些器件还将可编程的视频处理功能与高度集成的外设集完美融合。 可编程性通过单核ARM Cortex-A15 RISC CPU并借助Neon™扩展和TI C66x VLIW浮点DSP内核实现。借助ARM处理器,开发人员能够将控制函数与在DSP和协处理器上编程的其他算法分离其中,TI为ARM和C66x DSP提供了一系列完整的开发工具,其中包括C语言编译器AM570x Sitara ARM应用处理器专为满足现代嵌入式产品的强烈处理需求而打造。 AM570x器件通过集成的混合处理器解决方案的最大灵活性,带来高处理性能。这些器件还将可编程视频处理与高度集成的外设集相结合。 可编程性由具有Neon™扩展和TI C66x VLIW浮点DSP内核的单核ARM Cortex-A15 RISC CPU提供。 ARM处理器使开发人员能够将控制功能与DSP和协处理器上编程的视觉算法分开,从而降低系统软件的复杂性。 此外,TI还为A...

    发表于 2018-10-08 15:30 ? 15次阅读
    AM5706 Sitara 处理器:成本经优化的...

    SMJ320C6701 军用浮点数字信号处理器

    SMJ320C67x DSP是SMJ320C6000平台中的浮点DSP系列。 SMJ320C6701(?? C6701)器件基于德州仪器(TI)开发的高性能,先进的VelociTI超长指令字(VLIW)架构,使该DSP成为多通道和多功能应用的绝佳选择。 。凭借167 MHz时钟频率,每秒高达1千兆位浮点运算(GFLOPS)的性能,?? C6701为高性能DSP编程挑战提供了经济高效的解决方案。 ?? C6701 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供四个浮点/定点ALU,两个定点ALU和两个浮点/定点乘法器。 ?? C6701每周期可以产生两个乘法累加(MAC),总共每秒3.34亿MAC(MMACS)。 ?? C6701 DSP还具有专用硬件逻辑,片上存储器和额外的片上外设。 ?? C6701包含大量片上存储器,具有强大的功能。各种外围设备。程序存储器由64K字节块组成,用户可配置为高速缓存或存储器映射程序空间。数据存储器由两个32K字节的RAM块组成。外设集包括两个多通道缓冲串行端口(McBSP),两个通用定时器,一个主机端口接口(HPI)和一个无缝外部...

    发表于 2018-09-29 11:49 ? 8次阅读
    SMJ320C6701 军用浮点数字信号处理器

    AM5K2E02 多核 ARM+DSP

    AM5K2E0x是一款基于TI的KeyStone II多核SoC架构的高性能器件,该器件集成了性能最优的Cortex-A15处理器双核或四核CorePac可以高达1.4GHz的内核速度运行.TI的AM5K2E0x器件实现了一套易于使用的高性能,低功耗平台,可供企业级网络终端设备,数据中心网络,航空电子设备和国防,医疗成像,测试和自动化等诸多应用领域的开发人员使用。 TI的KeyStone II架构提供了一套集成有ARM CorePac,(Cortex-A15处理器四核CorePac),网络处理等各类子系统的可编程平台,并且采用了基于队列的通信系统,使得器件资源能够高效且无缝地运作。这种独特的器件架构中还包含一个TeraNet交换机,该交换机可能从可编程内核到高速IO的各类系统元素广泛融合,确保它们以最高效率持续运作。 AM5K2E0x KeyStone II器件集成了大量的片上存储ARMD CorePac中多达4个Cortex A15内核共享4MB L2缓存。该器件还集成了2MB的多核共享存储器(每个MSMC),可用作共享的L3 SRAM。所有L2和MSMC存储器均包含错误检测与错误校正功能。该器件包含一个以1600MTPS传输速率运行的64位DDR-3...

    发表于 2018-09-29 11:42 ? 0次阅读
    AM5K2E02 多核 ARM+DSP

    SMJ320C6201B 定点数字信号处理器,军...

    320C6201B DSP是320C6000平台中定点DSP系列的成员。 SM /SMJ320C6201B(C6201B)器件基于德州仪器(TI)开发的高性能,先进的VelociTI超长指令字(VLIW)架构,使该DSP成为多通道和多功能应用的绝佳选择。 。 C6201B的时钟频率为200 MHz,性能高达1.6亿次/秒(MIPS),为高性能DSP编程挑战提供了经济高效的解决方案。 C6201B是C6201的较新版本。 C6201B DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器具有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供六个算术逻辑单元(ALU)以实现高度并行性,两个16位乘法器提供32位结果。 C6201B每个周期可以产生两个乘法累加(MAC) - 总计每秒4亿MAC(MMACS)。 C6201B DSP还具有专用硬件逻辑,片上存储器和其他片上外设。 C6201B包含大量片上存储器,并具有功能强大且多样化的外设集。程序存储器由64K字节块组成,用户可配置为高速缓存或存储器映射程序空间。 C6201B的数据存储器由两个32K字节的RAM块组成,以提高并发性。外设集包括两个多通道缓冲串行端口(McBSP),两个...

    发表于 2018-09-29 11:40 ? 0次阅读
    SMJ320C6201B 定点数字信号处理器,军...

    AM5708 Sitara 处理器:成本经优化的...

    AM570x Sitara ARM应用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM570x器件通过其极具有活性的全集成混合处理器解决方案,可实现较高的处理性能。此外,这些器件还将可编程的视频处理功能与高度集成的外设集完美融合。 可编程性通过单核ARM Cortex-A15 RISC CPU并借助Neon™扩展和TI C66x VLIW浮点DSP内核实现。借助ARM处理器,开发人员能够将控制函数与在DSP和协处理器上编程的其他算法分离其中,TI为ARM和C66x DSP提供了一系列完整的开发工具,其中包括C语言编译器AM570x Sitara ARM应用处理器专为满足现代嵌入式产品的强烈处理需求而打造。 AM570x器件通过集成的混合处理器解决方案的最大灵活性,带来高处理性能。这些器件还将可编程视频处理与高度集成的外设集相结合。 可编程性由具有Neon™扩展和TI C66x VLIW浮点DSP内核的单核ARM Cortex-A15 RISC CPU提供。 ARM处理器使开发人员能够将控制功能与DSP和协处理器上编程的视觉算法分开,从而降低系统软件的复杂性。 此外,TI还为A...

    发表于 2018-09-29 11:35 ? 40次阅读
    AM5708 Sitara 处理器:成本经优化的...

    SMJ320VC33 数字信号处理器

    SMx320VC33 DSP是一款采用0.18μm四电平CMOS(TImeline)技术制造的32位浮点处理器。 SMx320VC33是德州仪器(TI)SM320C3x™系列DSP的一部分。 SM320C3x内部总线和特殊数字信号处理指令集具有高达150 MFLOPS的速度和灵活性。 SMx320VC33通过在其他处理器通过软件或微代码实现的硬件中实现功能来优化速度。这种硬件密集型方法提供了以前在单个芯片上不可用的性能。 SMx320VC33可以在一个周期内对整数或浮点数据执行并行乘法和ALU运算。每个处理器还拥有通用寄存器文件,程序高速缓存,专用ARAU,内部双访问存储器,支持并发I /O的一个DMA通道以及较短的机器周期时间。这些特征导致高性能和易用性。大地址空间,多处理器接口,内部和外部生成的等待状态,一个外部接口端口,两个定时器,一个串行端口和多中断结构大大增强了通用应用程序。 SM320C3x支持从主处理器到专用协处理器的各种系统应用程序。通过基于寄存器的架构,大地址空间,强大的寻址模式,灵活的指令集以及良好支持的浮点运算,可轻松实现高级语言支持。 SM /SMJ320VC33是一...

    发表于 2018-09-29 11:26 ? 32次阅读
    SMJ320VC33 数字信号处理器

    SMJ320VC5416 SMJ320VC541...

    SMJ320VC5416定点数字信号处理器(DSP)(以下简称5416除非另有说明)基于先进的改进型哈佛架构,有一个程序存储器总线和三个数据存储器总线。该处理器提供具有高度并行性的算术逻辑单元(ALU),专用硬件逻辑,片上存储器和其他片上外设。该DSP的操作灵活性和速度的基础是高度专业化的指令集。 独立的程序和数据空间允许同时访问程序指令和数据,提供高度的并行性??梢栽诘ジ鲋芷谥兄葱辛礁龆敛僮骱鸵桓鲂床僮?。具有并行存储和特定于应用程序的指令的指令可以充分利用该架构。此外,数据可以在数据和程序空间之间传输。这种并行性支持一组强大的算术,逻辑和位操作操作,这些操作都可以在一个机器周期中执行。 5416还包括管理中断,重复操作和函数调用的控制机制。 特性 处理至MIL-PRF-38535(QML) 具有三个独立的16位数据存储器总线的高级多总线架构和一个程序存储器总线 40位算术逻辑单元(ALU),包括一个40位桶形移位器和两个独立的40位累加器 17 x 17位并行乘法器耦合用于非流水线单周期乘法/累加(MAC)操作的40位专用加法器...

    发表于 2018-09-29 11:05 ? 2次阅读
    SMJ320VC5416 SMJ320VC541...

    AM5726 Sitara 处理器: 双核 AR...

    AM572x Sitara ARM应用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM572x器件通过其极具有活性的全集成混合处理器解决方案,可实现较高的处理性能。此外,这些器件不但具有可编程视频处理功能,还融合了高度集成的外设集。每个AM572x器件都具有加密加速功能。 双核ARM Cortex-A15 RISC CPU配有Neon™扩展和两个TI C66x VLIW浮点DSP内核,可提供编程功能。借助ARM,开发人员能够控制函数与在DSP和协处理器上编程的其他算法分离开来,从而降低系统软件的复杂性。 此外,TI提供有一套针对ARM和C66x DSP的完整开发工具集,其中包括C语言编译器,用于简化编程和调度过程的DSP汇编优化器以及一个用于查看源代码执行的调试接口。 特性 若要了解器件修订版本1.1的相关信息,请参见SPRS915 ARM®Cortex®-A15双核微处理器子系统 多达2个C66x™浮点VLIW DSP 对象代码与C67x™和C64x +™完全兼容 每周期最多3...

    发表于 2018-09-29 11:00 ? 16次阅读
    AM5726 Sitara 处理器: 双核 AR...

    AM5716 Sitara 处理器: ARM C...

    AM571x Sitara ARM应用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM571x器件是一套极具灵活性的全集成混合处理器解决方案,可在各类应用发挥较高的处理性能。此外,这些器件还将可编程的视频处理功能与高度集成的外设组完美融合。 可编程性是通过具有Neon™扩展组件的单核ARM Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核实现的。借助ARM处理器,开发人员能够将控制函数与在DSP和协处理器上编程的视觉算法分离开来,从而降低系统软件的复杂性。 此外,TI为ARM和C66x DSP提供了一系列完整的开发工具,其中包括C编译器,用于简化编程和调度的DSP汇编优化器,可查看源代码执行情况的调试界面等。 AM571x Sitara ARM处理器系列符合AEC-Q100标准。 特性 ARM®Cortex®-A15微处理器子系统 C66x浮点超长指令字(VLIW)数字信号处理器(DSP) 目标代码与C67x和C64x +完全兼容 每周期最多32次16 x 16位定点乘法 ...

    发表于 2018-09-29 10:47 ? 19次阅读
    AM5716 Sitara 处理器: ARM C...

    AM5748 Sitara 处理器:双核 Arm...

    AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过以下方式实现高处理性能完全集成的混合处理器解决方案的最大灵活性。这些器件还将可编程视频处理与高度集成的外设集合在一起。每个AM574x器件都提供加密加速。 可编程性由具有Neon™扩展的双核Arm Cortex-A15 RISC CPU和两个TI C66x VLIW浮点DSP内核提供。 Arm允许开发人员将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm和C66x提供了一整套开发工具。 DSP,包括C编译器,用于简化编程和调度的DSP汇编优化器,以及用于查看源代码执行情况的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息,请联系您的TI代表。 AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过提供高处理性能完全集成的混合处理器解决方案的最大灵活性这些器件还...

    发表于 2018-09-25 16:17 ? 0次阅读
    AM5748 Sitara 处理器:双核 Arm...

    AM5746 Sitara 处理器:双核 Arm...

    AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过以下方式实现高处理性能完全集成的混合处理器解决方案的最大灵活性。这些器件还将可编程视频处理与高度集成的外设集合在一起。每个AM574x器件都提供加密加速。 可编程性由具有Neon™扩展的双核Arm Cortex-A15 RISC CPU和两个TI C66x VLIW浮点DSP内核提供。 Arm允许开发人员将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm和C66x提供了一整套开发工具。 DSP,包括C编译器,用于简化编程和调度的DSP汇编优化器,以及用于查看源代码执行情况的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息,请联系您的TI代表。 AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过提供高处理性能完全集成的混合处理器解决方案的最大灵活性这些器件还...

    发表于 2018-09-25 16:12 ? 4次阅读
    AM5746 Sitara 处理器:双核 Arm...

    TMS320C6726B TMS320C6727...

    The TMS320C672x is the next generation of Texas Instruments' C67x generation of high-performance 32-/64-bit floating-point digital signal processors. The TMS320C672x includes the TMS320C6727B, TMS320C6726B, TMS320C6722B, and TMS320C6720 devices.(1) Enhanced C67x+ CPU. The C67x+ CPU is an enhanced version of the C67x CPU used on the C671x DSPs. It is compatible with the C67x CPU but offers significant improvements in speed, code density, and floating-point performance per clock cycle. At 350 MHz, the CPU is capable of a maximum performance of 2800 MIPS/2100 MFLOPS by executing up to eight instructions (six of which are floating-point instructions) in parallel each cycle. The CPU natively supports 32-bit fixed-point, 32-bit single-precision floating-point, and 64-bit double-precision floating-point arithmetic. Efficient Memory System. The memory controller maps the la...

    发表于 2018-09-25 16:04 ? 0次阅读
    TMS320C6726B TMS320C6727...

    AM5K2E04 多核 ARM+DSP

    AM5K2E0x是一款基于TI的KeyStone II多核SoC架构的高性能器件,该器件集成了性能最优的Cortex-A15处理器双核或四核CorePac可以高达1.4GHz的内核速度运行.TI的AM5K2E0x器件实现了一套易于使用的高性能,低功耗平台,可供企业级网络终端设备,数据中心网络,航空电子设备和国防,医疗成像,测试和自动化等诸多应用领域的开发人员使用。 TI的KeyStone II架构提供了一套集成有ARM CorePac,(Cortex-A15处理器四核CorePac),网络处理等各类子系统的可编程平台,并且采用了基于队列的通信系统,使得器件资源能够高效且无缝地运作。这种独特的器件架构中还包含一个TeraNet交换机,该交换机可能从可编程内核到高速IO的各类系统元素广泛融合,确保它们以最高效率持续运作。 AM5K2E0x KeyStone II器件集成了大量的片上存储ARMD CorePac中多达4个Cortex A15内核共享4MB L2缓存。该器件还集成了2MB的多核共享存储器(每个MSMC),可用作共享的L3 SRAM。所有L2和MSMC存储器均包含错误检测与错误校正功能。该器件包含一个以1600MTPS传输速率运行的64位DDR-3...

    发表于 2018-09-25 14:42 ? 8次阅读
    AM5K2E04 多核 ARM+DSP

    TMP411 ±1°C Programmable...

    TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

    发表于 2018-09-19 16:35 ? 8次阅读
    TMP411 ±1°C Programmable...

    TMP468 具有引脚可编程的总线地址的高精度远...

    TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小?;て荡嵘阅?,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

    发表于 2018-09-18 16:05 ? 4次阅读
    TMP468 具有引脚可编程的总线地址的高精度远...
  • 女性之声——全国妇联 2019-03-18
  • 枪杀中国女留学生江玥嫌犯已认罪 或获刑7至8年 2019-03-10
  • 网友投诉扰民 绍兴环保局回复"正吃切糕呢" 2019-03-10